2 . 2 . 3 منبع و تخلیه

مشخصات دوپینگ منبع و منطقه تخلیه تأثیر مهمی بر ویژگی های دستگاه دارد. از یک طرف، داشتن اتصالات کم عمق برای کاهش نفوذ زهکشی بر کانال و بهبود کنترل گیت بر شارژ وارونگی مطلوب است. از طرف دیگر، یک منبع عمیق و به شدت دوپ شده و منطقه تخلیه مقاومت سری را کاهش می دهد. یکی از امکان‌های دستیابی به هر دو، معرفی نواحی درن با دوپ کم (LDD) است ، جایی که یک ایمپلنت عمیق در محل تماس استفاده می‌شود و از طریق یک ایمپلنت کم عمق به کانال متصل می‌شود. رویکرد دیگر استفاده از کنتاکت‌های منبع/زهکشی است که در ارتفاع بالاتری نسبت به کانال ایجاد می‌شوند [ 22 ].

2 . 2 . 4 گیت دی الکتریک

طبق نظریه مقیاس بندی که در بخش 2.1 بیان شده است، ضخامت دی الکتریک گیت باید با هر نسل جدید دستگاه کوچک شود و به مقادیر 2.2 نانومتر، 1.9 نانومتر و 1.4 نانومتر برای دستگاه های طول دروازه 180 نانومتر، 150 نانومتر و 100 نانومتر برسد [23 ] . با این حال، اگر سد انرژی بین گیت و نیمه هادی کوچک شود، اثر تونل مکانیکی کوانتومی وارد عمل می شود. یک راه حل برای مقابله با این اثر استفاده از مواد دی الکتریک است که دارای گذردهی دی الکتریک بالاتری هستند. این مواد امکان دستیابی به ضخامت فیزیکی بالا همراه با ضخامت اکسید موثر کوچک (EOT) را فراهم می کنند. EOT به عنوان ضخامت یک _2 دلارلایه SiO با ظرفیت برابر تعریف می شود. برای لایه ای از SiO _2 دلارو یک دی الکتریک بالا $ \kappa $ ، EOT است

$\displaystyle \mathrm{EOT} = \ensuremath {t_\mathrm{sio_2}}+ \ensuremath {t_{\m... ...nsuremath{\kappa_\mathrm{sio2}}}{\ensuremath{\kappa_ {\mathrm{high-}\kappa}}}\ ,$

که در آن و نشان دهنده ضخامت SiO و لایه بالا، و و و ضریب مربوطه هستند. با دی الکتریک بالا می توان کنترل خوبی بر بار وارونگی حتی با دی الکتریک های ضخیم فیزیکی برای مسدود کردن جریان های تونل زنی حفظ کرد. این موضوع با جزئیات بیشتر در بخش 5.1.5 بررسی خواهد شد . $ \ensuremath {t_\mathrm{sio_2}}$ $ \ensuremath {t_{\mathrm{high-}\kappa}}$_2 دلار$ \kappa $ $ \ensuremath{\kappa_\mathrm{sio2}}$ $ \ensuremath{\kappa_{\mathrm{high-}\kappa}}$$ \kappa $

با این حال، قابلیت اطمینان دی الکتریک دروازه ، به ویژه در مورد مواد جدید، یک مسئله حیاتی است. جریان تونل زنی انگلی که از طریق دی الکتریک می گذرد باعث فرسودگی می شود که به این معنی است که قابلیت انسداد دی الکتریک کاهش می یابد و حتی شکست دی الکتریک که یک افزایش رسانایی ناگهانی است. معمولاً فرض بر این است که این شکست ناشی از تجمع تدریجی نقص در لایه دی الکتریک است که ممکن است در اثر تزریق سوراخ آند یا آزاد شدن هیدروژن از رابط Si-SiO ایجاد شود _2 دلار[ 24 ]. این به ویژه برای $ \kappa $ دی الکتریک های بالا که یک لایه بومی روی سیلیکون تشکیل نمی دهند بسیار مهم است.

2 . 3 مفهوم جدید دستگاه

علاوه بر فرآیند مقیاس‌بندی مداوم، مفاهیم طراحی جدید به وجود آمده است تا امکان افزایش بیشتر در چگالی یکپارچه‌سازی را فراهم کند. این مفاهیم از دستگاه‌های MOS سیلیکونی کرنش‌شده که در آن کانال سیلیکونی با سیلیکون کرنش‌شده برای بهبود تحرک جایگزین می‌شود، تا دستگاه‌های با بستر تخلیه‌شده مانند سیلیکون تک دروازه‌ای یا دو دروازه‌ای روی دستگاه‌های عایق (SOI)، FinFET‌ها، ترانزیستورهای عمودی، گسترش می‌یابد. و حتی نانولوله‌های کربنی (CNT) که ساختار دستگاه کاملاً جدیدی را نشان می‌دهند.


زیر بخش ها

. 3 . 1 دستگاه سیلیکونی صاف شده

تحرک حامل ها در سیلیکون افزایش می یابد اگر کرنش کششی دو محوره اعمال شود [ 25 ]، زیرا تحت کرنش کششی در سیلیکون (001)، بیضی های نوار هدایت منحط چهار برابر با جرم موثر بالاتر بلند می شوند. بنابراین، حامل های بیشتری در بیضی های منحط دو برابر با جرم موثر کمتر باقی می مانند. علاوه بر این، پراکندگی بین دره کاهش می یابد. کانال های سیلیکونی کشیده شده را می توان با رشد یک لایه نازک از سیلیکون بر روی ماده ای با ثابت شبکه کمی بزرگتر مانند سیلیکون-ژرمانیوم محقق کرد. لایه سیلیکون باید به اندازه کافی نازک باشد تا از آرامش و تسکین فشار جلوگیری کند.

2 . 3 . 2 دستگاه های زیر لایه تخلیه شده

همانطور که در بالا ذکر شد، punchthrough یکی از مشکلات اصلی در دستگاه های MOS است. یک اقدام متقابل ساده استفاده از وسایلی است که در آن بستر به طور جزئی یا کامل تخلیه شده است [ 13 ]. از آنجایی که هیچ اپراتور رایگانی به جز در کانال وجود ندارد، انجام پانچ نمی تواند اتفاق بیفتد. دستگاه های با لایه خالی شده را می توان با استفاده از سیلیکون بر روی بسترهای عایق به وجود آورد. ساختار و لبه نوار هدایت یک دستگاه SOI تک دروازه کاملاً تخلیه شده در قسمت سمت چپ شکل 2.9 نشان داده شده است . این شامل یک ماسفت استاندارد با بستری است که توسط لایه ای از SiO از ویفر عایق شده است _2 دلار. گیت می تواند کنترل بهتری بر شارژ وارونگی داشته باشد اگر SOI دو دروازه ای باشدترانزیستور در نظر گرفته شده است، همانطور که در قسمت سمت راست شکل 2.9 نشان داده شده است . ماسفت های دو یا حتی سه گیت را می توان با استفاده از FinFET بدست آورد . این دستگاهی است که در آن یک کانال سیلیکونی کوچک - باله - از دو یا سه طرف توسط الکترود دروازه احاطه شده است [ 25 ، 26 ، 27 ]. ضخامت باله تا 6.5 نانومتر گزارش شده است [ 28 ] که به این معنی است که کانال بین منبع و تخلیه تنها از حدود 15 لایه اتمی سیلیکون تشکیل شده است.

شکل 2.9: لبه نوار رسانایی در یک ترانزیستور SOI تک دروازه (چپ) و دو دروازه (سمت راست) کاملاً تخلیه شده است.

\includegraphics[width=\linewidth]{figures/soisContourLeg}

2 . 3 . 3 ترانزیستور عمودی

ماسفت‌هایی که به عنوان ترانزیستورهای دسترسی در سلول‌های DRAM استفاده می‌شوند، به یک ردپای مخصوصاً کوچک برای اجازه دادن به تراکم یکپارچه‌سازی بالا نیاز دارند [ 29 ]. خازن DRAM که به ظرفیت تقریباً 50fF نیاز دارد تا زمان‌های ماندگاری عملی را فراهم کند، معمولاً به عنوان خازن ترانشه ساخته می‌شود. یکی از روش هایی که توسط آن ردپای به شدت کاهش می یابد، تبدیل ترانزیستور دسترسی به جهت عمودی مستقیماً بالای خازن ترانشه است [ 30 ، 31 ، 32 ، 33 ، 34 ، 35 ].

2 . 3 . 4 نانولوله کربنی FET

نانولوله های کربنی ورقه های استوانه ای از یک یا چند لایه متحدالمرکز اتم های کربن هستند. آزمایشات نشان داده است که لوله ها می توانند خواص فلزی یا نیمه رسانایی داشته باشند. ساختار نوار آنها بستگی به موقعیت اتم های کربن تشکیل دهنده لوله دارد. به ویژه نانولوله‌های کربنی تک جداره، خواص الکتریکی برتری را نشان می‌دهند و کاندیدهای امیدوارکننده‌ای برای کاربردهای نانوالکترونیکی آینده، چه به‌عنوان اتصال‌دهنده یا دستگاه‌های فعال در نظر گرفته می‌شوند. نانولوله های نیمه رسانا می توانند به عنوان عناصر فعال در طرح های ترانزیستور اثر میدانی (FET) استفاده شوند. دو کاربرد احتمالی نانولوله های کربنی به عنوان دستگاه های ترانزیستوری در شکل 2.10 نشان داده شده است [ 36 ، 37 ]. نانولوله های کربنی تک جداره رسانای بالستیک هستند، بنابراین جریان توسط L کنترل می شودمعادله آندوئر با این حال، این نشان می دهد که حداقل مقاومت یک نانولوله فلزی k است . در حال حاضر به طور کلی پذیرفته شده است که حمل و نقل در لوله ها تحت سلطه موانع S CHOTKY در تماس های فلزی است [ 38 ]. $ h/4\ensuremath {\mathrm{q}}^2 \حدود 6.5$$ \امگا$

شکل 2.10: یک FET نانولوله کربنی جانبی (چپ) و محوری (راست).

\includegraphics[width=.89\linewidth]{figures/lateralAxialCnt}